9 Praktische Realisierung logischer Schaltungen

Zum Verständnis der Grundfunktion dieses Gatters genügt es, zwei Fälle zu unterscheiden.

Fall 1: Mindestens ein Eingang (x₁, x₂) liegt auf 0V:
In diesem Fall wird die Basis-Emitter-Diode des Transitors T₁ in Durchlaßrichtung geschaltet, die Basis von T₂ liegt praktisch auf dem 0V-Niveau (~0,4V). T₂ wird also gesperrt, was als Folge ebenfalls T₃ sperrt, so daß der Ausgang y auf 5V-Potential liegt.

Fall 2: Alle Eingänge liegen auf 5V:
Bei dieser Beschaltung wird die Basis-Emitter-Diode von T₁ gesperrt, während die Kollektor-Basis-Diode in Durchlaßrichtung betrieben wird; T₁ wird invers betrieben (Emitter und Kollektor haben ihre Funktionen vertauscht). Der so entstehende Emitterstrom des invertierten Transistors T₁ steuert T₂ und T₃ in die Sättigung: der Ausgang y liegt praktisch auf 0V-Pegel.

Das Gatter erfüllt also die erwartete NAND-Funktion.
Für praktische Anwendungen ist dieses Gatter allerdings noch ungeeignet. Bei kapazitiver Belastung (parasitäre Kapazitäten) des Ausganges y ergibt sich eine hohe Zeitkonstante R_CC_L. Bei einem Ausgangswechsel vom 0-Pegel auf 1-Pegel kommt es zur Sperrung des Ausgangstransistors und zum exponentiellen Aufladen der beteiligten Kapazitäten. Hohe Zeitverzögerungen würden die Schaltvorgänge also verlangsamen.

Um die Leistungsaufnahme des Gatters nicht zu erhöhen, kann der Widerstand R_C nicht ohne weiteres reduziert werden. Dieser passive Widerstand wird deshalb ersetzt durch einen weiteren Transistor T₄, dessen Aufgabe darin besteht, den Ausgang y beim 0/1-Übergang aktiv auf den Pegel der Versorgungsspannung zu bringen. In diesem Fall kann der Wert des Widerstandes R_C stark reduziert werden. Der niedrige Ausgangswiderstand des Gatters garantiert kurze Schaltzeiten im 0- und im 1-Pegel.

Abb. 9.9: Standard-TTL-Gatter der Serie SN54/74/84

Diese in den sog. Standard-TTL-Schaltungen zum Einsatz gebrachte Ausgangsstufe wird als "Gegentakt-Ausgangsstufe" bezeichnet. Sehr verbreitet ist auch die Bezeichnung "totem- pole"- Ausgang.

Abb. 9.10: Gegentakt-Ausgangsstufe (totem-pole).

Das Standard-TTL-Gatter (Abb. 9.9) existiert in modifizierter Form, um anwendungsspezifische Parameter wie Leistungsaufnahme und Schaltzeit zu optimieren.

Die so zunächst entstandenen "Low-Power"- und "High-Speed"-TTL-Baureihen unterscheiden sich vom ursprünglichen TTL-Gatter durch Neudimensionierung der Grundschaltung bzw. Umwandlung des Transistors T₄ der Ausgangsstufe in eine Darlington-Stufe.

Abb. 9.11: Typische Schaltkreise für die TTL-Baureihen
"Low-Power" (links) und "High-Speed" (rechts, mit Darlington-Stufe).

Die beiden letztgenannten Baureihen haben heute für die Anwendung kaum noch Bedeutung, da sie inzwischen durch wesentlich wirksamere Bauteilreihen ersetzt wurden (s.u.).

Herstellerunabhängig wird für alle TTL-Gatter die Erkennung der folgenden logischen Eingangspegel garantiert:

Abb. 9.18: Ausgangskennlinie ("0"-Pegel, Standard-TTL).

Für die Pegelwerte am Gatterausgang werden die folgenden Werte garantiert:

Es besteht also eine Sicherheitszone von 0,4V; zwischen zwei Gattern darf demzufolge ein Potentialversatz in gleicher Höhe existieren, ohne daß es zu einer Fehlinterpretation der Signale kommen kann.

Diese Sicherheitszone in den statischen Potentialzuordnungen wird als statischer Störabstand bezeichnet. Die Eigenschaft der damit verbundenen Unterdrückung von Störungen wird statische Störsicherheit genannt.

Abb. 9.20: Definition des statischen Stör-abstandes.

Beide Zeiten sollten möglichst klein sein, wenn TTL-Gatter angesteuert werden. Bei kleiner Flankensteilheit (lange Anstiegs- bzw. Abfallszeit) werden beide Transistoren der Gegentakt-Ausgangsstufe gleichzeitig leitend, was zu großen Querströmen führt.
Bei Standard-TTL- und LS-TTL-Bauteilen (s.u.) sollte für die Anstiegszeit t_r  15ns und für die Abfallzeit t_f  6ns eingehalten werden.

Als Gatterlaufzeit wird die Signallaufzeit zwischen Gattereingang und Gatterausgang bezeichnet (siehe Inverter-Beispiel, Abb. 9.22). Auch in diesem Fall ist je nach Änderungsrichtung des Signales zwischen zwei (meistens) unterschiedlichen Verzögerungszeiten zu unterscheiden. Im Gegensatz zur Definition der Flankensteilheit wird zur Bestimmung der Laufzeiten auf das Mittenpotential der Signale Bezug genommen (50%-Pegel).

Abb. 9.22: Definition der Gatterlaufzeit.

Die beiden Verzögerungszeiten werden als t_phl bzw. t_plh bezeichnet (hl: Änderung von "high" nach "low", lh entsprechend). Typische Verzögerungszeiten für Standard-TTL-Gatter liegen bei t_phl  7ns und t_plh  11ns.

Beide Verzögerungszeiten werden oft zu einer mittleren Gatterverzögerungszeit tp zusammengefaßt:

.

Bei Standard-TTL-Basisgattern kann von einer mittleren Verzögerung t_p  10ns ausgegangen werden.

Gemäß dieser "0"-Dominanz wird am Ausgang y durch die vorgenommene externe Verdrahtung eine logische Verknüpfung erzeugt, eine sogenannte "Phantomverknüpfung".

Dieses Verbindungsprinzip wird als Wired-Dot-Logik bezeichnet.
Da in diesem Fall offenbar eine UND-Verknüpfung realisiert wird, spricht man außerdem von einem Wired-And. Wird negative Logik gewählt, ergibt sich eine ODER-Verknüpfung, die entsprechend Wired-Or genannt wird.

Abb. 9.25: Verdrahtung von Open-Collector-Ausgängen yi an einer Sammelleitung (bus) y unter Verwendung eines Pull-Up-Widerstandes Rpu (Phantomverknüpfung).

Der durch Wired-Dot-Logik entstandene Ausgang kann im Prinzip wie ein normaler TTL-Ausgang behandelt werden. Insbesondere können nachfolgende TTL-Gatter angesteuert werden, so daß über eine Bus-Struktur komplexe Funktionen realisiert werden.

Abb. 9.26:Typische Open-Collector-Anwendung.

Bestimmung von R_pu für U_QL (Ausgang low):

In diesem Fall werden die folgenden Parameter benutzt (siehe Abb. 9.27):

Für R_pu ergibt sich ein Minimalwert Rpumin:

(9.7)

Bestimmung von R_pu für U_QH (Ausgang high):

In diesem Fall werden die folgenden Parameter benutzt:

Für R_pu ergibt sich ein Maximalwert R_pumax:

(9.8)

Für R_pu wird sinnvollerweise ein mittlerer Wert gewählt:

(9.9)

Beispiel 9.1:

Es sollen zwei Open-Collector-Gatter mit drei Standard-TTL-Gattereingängen verbunden werden.

Gegeben:

Damit ergeben sich folgende Werte:

Für die praktische Realisierung sollte ein gemäß Gl. 9.9 geeigneter Wert ausgewählt werden (z.B. 3,3k).

Der Datenaustausch ist außerdem bidirektional; Daten können sowohl gelesen als auch geschrieben werden. Der Steuereingang "DIR" dient zur Programmierung dieser Funktion:

DIR = "0"		Datenweg BA,
DIR = "1"		Datenweg AB .

Der Eingang G entspricht dem EN-Eingang (enable), er dient also dazu die Tri-State-Funktion zu aktivieren. Dieser Eingang ist active-low, d.h. es muß  = "0" sein, um den niederohmigen Zustand einzuschalten.

Die Dateneingänge sind bei diesem Baustein vom Typ Schmitt-Trigger; zur Störunterdrückung besteht eine Hysterese von 0,4V um die TTL-Pegel herum, wodurch sich Ein- und Ausschaltpegel um 0,4V unterscheiden.

In Tab. 9.1 werden typische Werte für einige wichtige Parameter dieses Transceiver-Bausteins wiedergegeben.
Die Verzögerungszeiten tpzl usw. beziehen sich auf Pegeländerungen vom "Z"-Zustand in den "H"- oder "L"-Zustand bzw. vom "H"- oder "L"-Zustand in den "Z"-Zustand. Bei diesen Zeiten muß bei den tatsächlichen Werten mit einer Schwankung von etwa 50% gerechnet werden.