1 Boolesche Algebra und digitale Logik

1.8 Zusammenfassung

Schaltzeichen nach DIN 40900 Teil 12

In den folgenden Tabellen wird eine Zusammenstellung der wichtigsten nach DIN 40900 definierten Schaltsymbole wiedergegeben.

Symbol	Beschreibung
	*ODER-Element (OR element)* Der Ausgang befindet sich nur dann im 1-Zustand, wenn sich ein oder mehrere Eingänge im 1-Zustand befinden.
	*UND-Element (AND element)* Der Ausgang befindet sich nur dann im 1-Zustand, wenn sich alle Eingänge im 1-Zustand befinden.
	*Schwellwert-Element (logic threshold element)* Der Ausgang befindet sich nur dann im 1-Zustand, wenn die Anzahl der Eingänge, die sich im 1-Zustand befinden, gleich oder größer ist als die Anzahl der Funktionskennzeichen, hier mit m bezeichnet. Anmerkung 1: m muß immer kleiner sein als die Anzahl der Eingänge. Anmerkung 2: Ein Element mit m=1 ist ein ODER-Element.
	*(m aus n)-Element (m and only m element)* Der Ausgang befindet sich nur dann im 1-Zustand, wenn die Anzahl der Eingänge, die sich im 1-Zustand befinden, gleich ist der Zahl im Funktionskennzeichen, hier mit m bezeichnet. Anmerkung 1: m muß immer kleiner sein als die Anzahl der Eingänge. Anmerkung 2: Ein Element mit zwei Eingängen und m=1 ist ein Exklusiv-ODER-Element.
	*Majoritäts-Element (majority element)* Der Ausgang befindet sich nur dann im 1-Zustand, wenn sich die Mehrzahl der Eingänge im 1-Zustand befinden.
	*Äquivalenz-Element (logic identity element)* Der Ausgang befindet sich nur dann im 1-Zustand, wenn sich alle Eingänge im selben Zustand befinden.

Tab. 1.9: Schaltsymbole nach DIN 40900 Teil 12.

Symbol	Beschreibung
	UNGERADE-Element, IMPARITÄTS-Element, Addition-mod-2-Element (ODD element, ODD-parity element, addition modulo 2 element) Der Ausgang befindet sich nur dann im 1-Zustand, wenn sich eine ungerade Anzahl von Eingängen (1,3,5, usw.) im 1-Zustand befindet.
	GERADE-Element, PARITÄTS-Element, (EVEN element, EVEN-parity element) Der Ausgang befindet sich nur dann im 1-Zustand, wenn sich eine gerade Anzahl von Eingängen (0,2,4, usw.) im 1-Zustand befindet.
	Buffer ohne Verstärkung am Ausgang (buffer without specially amplified output) Der Ausgang befindet sich nur dann im 1-Zustand, wenn sich der Eingang im 1-Zustand befindet.
	*NICHT-Element, Inverter (in einem Schaltplan mit einheitlicher Logik-Vereinbarung) (Negator, Inverter)* Der Ausgang befindet sich nur dann im externen 0-Zustand, wenn sich der Eingang im externen 1-Zustand befindet.
	*Inverter (Inverter)* (in einem Schaltplan, in dem das Symbol der Logik-Polarität verwendet wird) Der Ausgang hat nur dann L-Pegel, wenn der Eingang auf H-Pegel liegt.

Tab. 1.10: Schaltsymbole nach DIN 40900 Teil 12 (Fortsetzung).

Das Inverter-Symbol zeigt, daß Eingänge, Ausgänge und andere Verbindungen nach DIN 40900 mit Kennzeichen versehen sein können, um eine Negation bzw. die Logik-Polarität anzugeben:

Symbol	Beschreibung
	Negation, dargestellt an einem Eingang (logic negation, shown at an input)
	Negation, dargestellt an einem Ausgang (logic negation, shown at an output)
	Logik-Polarität, Polaritätsindikator, dargestellt an einem Eingang (logic polarity, polarity indicator shown at an input)
	Logik-Polarität, Polaritätsindikator, dargestellt an einem Ausgang (logic polarity, polarity indicator shown at an output)
	Logik-Polarität, Polaritätsindikator, dargestellt an einem Eingang im Falle einer Signalflußrichtung von rechts nach links
	Logik-Polarität, Polaritätsindikator, dargestellt an einem Ausgang m Falle einer Signalflußrichtung von rechts nach links

Tab. 1.11: Symbole für Negation und Logik-Polarität.

Inhalt

Vorheriges Kapitel

Nächstes Kapitel