Abb. 7.20: Typische Impulsfolgen mit Angabe von
Teilerverhältnis und Tastverhältnis (in Klammern).
| Contents | Previous Chapter | Next Chapter |
Teilerschaltungen führen wie
die Zähler eine Impulszählung durch. Sie unterscheiden
sich allerdings wesentlich von den reinen Zählerschaltungen,
da von ihnen nicht jeder interne Zählerstand extern ausgegeben
wird. Für eine bestimmte Anzahl von Eingangsimpulsen wird
nur ein einziger Ausgabeimpuls erzeugt.
Abb. 7.20: Typische Impulsfolgen mit Angabe von
Teilerverhältnis und Tastverhältnis (in Klammern).
Die Begriffe "Teilerverhältnis" und "Tastverhältnis" werden wie folgt definiert:
 | . | (7.9) |
 | . | (7.10) |
Praktische Teilerschaltungen bestehen häufig nicht aus einer einzigen Schaltung sondern aus einer Serienschaltung mehrerer unabhängiger Teiler. Dieses Zusammenschalten ist möglich, wenn eine hohe Maximalfrequenz des Teilers nicht wichtig ist.
In dieser Form kann z.B. ein 20:1-Teiler
aufgebaut werden mit Hilfe eines 10:1-Teilers, dem ein 2:1 Teiler
nach- bzw. vorgeschaltet wird.
Ein universell einsetzbarer "Teiler-Baukasten"
könnte z.B. aus Primteilern bestehen: 2:1, 3:1, 5:1, 7:1,
11:1, 13:1, etc.. Mit diesen elementaren Teilerfunktionen ließen
sich dann alle gewünschten Teilerverhältnisse realisieren.
Auf Grund der unterschiedlichen Grundstrukturen
werden dem Teilerverhältnis entsprechend zwei Gruppen von
Teilern unterschieden:
7.4.1 Teiler im Verhältnis 2n : 1
Wie bei den Grundstrukturen der Schaltwerke
im allgemeinen, muß auch bei den Teilerschaltungen zwischen
dem synchronen und dem asynchronen Aufbau unterschieden werden.
Als Zwischenform gibt es auch hier den quasi-synchronen Fall.
Die asynchrone Organisation stellt erneut die Realisierung mit dem geringsten Aufwand dar. In diesem Fall sind allerdings die auftretenden Zwischenzustände ungefährlich, da sie nicht ausgegeben werden.
Die maximale Teilerfrequenz ist begrenzt durch die Laufzeitverzögerung tp der beteiligten Flipflops ("ripple-clock").
Abb. 7.21:2n-Teiler mit laufzeitbegrenztem Taktimpuls.
Eine höhere Eingangsfrequenz
ist bei Frequenzteilern mit quasi-asynchronem Aufbau erzielbar.
Die Takteingänge sind bei dieser Variante über Gatter
mit dem zentralen Eingangssignal verbunden.
Abb. 7.22: Quasi-asynchroner 23-Teiler.
Abb. 7.23: Impulsdiagramm des 23-Teilers.
Abb. 7.24: Zustandsdiagramm und Übergangstabelle des 23-Teilers.
Die höchste Eingangsfrequenz läßt wiederum der als synchrone Schaltung realisierte Teiler zu. Allerdings gilt auch hier, daß dies nur mit einem erhöhten Gatteraufwand zu erzielen ist.
Abb. 7.25: KV-Diagramm (Flipflop A läuft im "toggle"-Modus).
Abb. 7.26: synchroner 23-Teiler.
GL: Gatterlaufzeit (bezieht sich auf die beiden eingesetzten Gatter)
7.4.2 Teiler im Verhältnis m:1 (m 2n)
Für Teiler, die im Verhältnis
m:1 teilen, werden n Flipflops benötigt, so daß gilt:
m < 2n.
Grundsätzlich besteht das Realisierungsprinzip
darin, aus den 2n
möglichen Zuständen m für die Teilerfunktion auszuwählen.
Eine Sonderstellung in dieser Gruppe
der Teilerschaltungen bildet der "3:1"-Teiler, der sich
unmittelbar aus dem einfachen Johnson-Zähler aufbauen läßt.
Dieser Teiler stellt die Grundstruktur dar, mit der andere Teiler
dieser Gruppe gebildet werden.
Das folgende Zustandsdiagramm zeigt
die Auswahl einer "3:1"-Teilersequenz aus der Grundsequenz
des 2-Bit-Johnson-Zählers:
Durch eine Zusatzschaltung kann diese
Sequenz ausgewählt werden:
Abb. 7.27: "3:1"-Teiler.
Wie an der obigen Schaltung gesehen
werden kann, sorgt die Zusatzschaltung dafür, daß nur
im Zustand '00' seriell eine '1' eingegeben und dann zweimal geschoben
wird.
Aus diesem "3:1"-Teiler
kann sofort ein "6:1"-Teiler konstruiert werden, da
nur eine weitere "2:1"-Teilung durch eine einzelne "Toggle"-Stufe
benötigt wird.
Abb. 7.28: "6:1"-Teiler.
Die in der Abbildung gezeigte nachgeschaltete
"2:1"-Teilerstufe kann natürlich auch der "3:1"-Stufe
vorgeschaltet werden.
Wird das zusätzliche "Toggle"-Flipflop
dagegen innerhalb des "3:1"-Teilers plaziert, entsteht
ein "5:1"-Teiler, bei dem kurzzeitig Zwischenzustände
auftreten:
Abb. 7.29: "5:1"-Teiler.
Die auftretenden Zwischenzustände
(siehe Zustandsdiagramm) sind die Folge des teilsynchronen Aufbaus.
Sie treten immer dann auf, wenn der "2:1"-Teiler asynchron
angesteuert wird.
Abb. 7.30: Zustandsdiagramm des "5:1:-Teilers.
Die im Zustandsdiagramm eingezeichneten
Zwischenzustände treten bei einem Wechsel 
auf.
Zusammenfassung: Konstruktionsprinzipien
Für den Aufbau eines "m:1"-Teiles
lassen sich zusammenfassend die folgenden allgemeinen Konstruktionsregeln
aufstellen. Die Teilung wird in zwei Stufen vorgenommen, was zur
Unterscheidung der folgenden Fälle führt:
Der Teiler wird aus einem "2:1"-Teiler
und einem "
"-Teiler aufgebaut:
Die Teilerschaltung wird nach dem
oben empirisch eingeführten Prinzipien realisiert:
Beispiel:
Die Anwendung dieses Konstruktionsprinzips auf einen "9:1"-Teiler ergibt:
Das Teilerverhältnis ist ungerade;
es wird also ein "4:1"-Teiler benötigt ((9-1)/2 : 1),
der seinerseits aus zwei "Toggle"-Flipflops erstellt
wird:
Abb. 7.31: Beispiel eines "9:1"-Teilers.
| Contents | Previous Chapter | Next Chapter |